Print
PDFTable of Contents
RIO-Technologie
Mithilfe der RIO-Technologie (rekonfigurierbare I/O) von National Instruments können Anwender benutzerdefinierte Schaltkreise von Mess-, Steuer- und Regelhardware mit rekonfigurierbaren FPGA-Chips und grafischen Entwicklungswerkzeugen in NI LabVIEW definieren. Auf der höchsten Ebene sind FPGAs integrierte Schaltkreise. Mit vordefinierten Logikblöcken und programmierbaren Routing-Ressourcen können Anwender diese Chips so konfigurieren, dass benutzerdefinierte Hardwarefunktionen implementiert werden können. FPGAs nehmen somit eine neue "Identität" an, wenn eine andere Konfiguration eines Schaltkreises nochmals kompiliert wird. Da FPGA-Algorithmen zuverlässig in Hardware ausgeführt werden, bieten sie Vorteile wie hochgenaues Timing, präzise Synchronisation, zügige Entscheidungsfindung und simultane Ausführung paralleler Aufgaben.
Abb. 1: Kompilierter Code wird deterministisch in Hardware ausgeführt.
Bislang erforderte die Programmierung eines FPGA detaillierte Kenntnisse von Hardwarebeschreibungssprachen wie z. B. VHDL oder Verilog. Heute macht die RIO-Technologie jedem diese Technologien einfacher zugänglich, um so die Vorteile von FPGAs mithilfe von Werkzeugen wie der Software NI LabVIEW nutzen zu können. Mithilfe des LabVIEW FPGA Module kann die Hardwarefunktionalität dadurch konfiguriert werden, dass man einfach Funktionsblöcke auf dem LabVIEW-Blockdiagramm ablegt und sie bis in einen Bitstream kompiliert, der Informationen darüber enthält, wie die rekonfigurierbaren FPGA-Logikblöcke funktionieren und miteinander verknüpft werden. Dazu ist kein Fachwissen über weitere Designwerkzeuge nötig. Mithilfe der RIO-Technologie lassen sich benutzerspezifische Hardwareschaltungen mit Hochleistungs-I/Os und bisher nicht erreichter Flexibilität bei der Steuerung des System-Timings erstellen.
Einführung in Multifunktionsdatenerfassung mit RIO-Technologie: Die R-Serie
Die rekonfigurierbaren Multifunktions-Datenerfassungsgeräte der R-Serie von NI bieten ein besonderes Preis-Leistungs-Verhältnis, da sie FPGA-Technologie und acht Analogeingänge, acht Analogausgänge sowie 96 Digital-I/O-Kanäle in einem einzigen Gerät integrieren, das auf Standard-PC-Formfaktoren wie z. B. PCI, PCI Express und PXI/CompactPCI angeboten wird. Mit dem LabVIEW FPGA Module lassen sich individuelle Hardwarecharakteristika für intelligente Datenerfassung, Steuerung, Regelung, digitale Kommunikationsprotokolle, Sensorsimulation und Signalverarbeitung erstellen – auch ohne detaillierte Kenntnisse von Hardwarebeschreibungssprachen.
Abb. 2: Eigenschaften der rekonfigurierbaren (RIO) Multifunktions-Datenerfassungsgeräte der R-Serie
Multifunktionsgeräte der R-Serie verfügen über einen dedizierten Analog-Digital-Wandler (ADC) mit 16 bit für jeden Kanal, der für unabhängiges Timing und Abtastraten bis zu 750 kS/s sorgt. Dies ermöglicht spezielle Funktionalität, etwa unterschiedliche Abtastraten und Triggerung einzelner Kanäle, die herkömmliche Datenerfassungshardware nicht bietet. Multifunktionsgeräte der R-Serie bieten auch einen Digital-Analog-Wandler (DAC) mit 16 bit, der am Analogausgang für Update-Raten bis zu 1 MS/s sorgt. Zusätzlich verfügen die Karten über 96 Digital-I/O-Kanäle. Der integrierte Flash-Speicher dient v. a. der Konfiguration von Modulen und dem Speichern eines Startup-VIs für das automatische Laden des FPGA beim Einschalten des Systems. Drei DMA-Kanäle (Direct Memory Access) sind ebenfalls enthalten, um Daten-Streaming mit hohen Geschwindigkeiten zu einem Host-System zu ermöglichen.
Zuverlässigkeit der Hardware
Da LabVIEW-FPGA-Blockdiagramme auf dem FPGA ausgeführt werden, hat der Anwender direkte Kontrolle über die Hardware-I/O. Er kann jedes I/O-Signal analysieren und es auf eine solche Weise verändern, die mit fester I/O-Hardware nicht möglich ist. Ein Beispiel ist der LabVIEW-Code in Abbildung 3, der einen 16-bit-Ereigniszähler implementiert. Bei Ausführung auf einem Windows-Rechner können nur Kanten mit sehr niedrigen Frequenzen gezählt werden, da es keine Hardwarezuverlässigkeit gibt. Erfolgt die Implementierung mit LabVIEW FPGA, wird der Code in Hardware ausgeführt und eine Leistung ähnlich einem typischen Hardwareerfassungsgerät erzielt, das Zählerlogik auf einem ASIC mit festgelegter Funktionalität implementiert. Des Weiteren können mit kleinen Änderungen am Code benutzerdefinierte Zählerfunktionen hinzugefügt werden, was bei einem ASIC mit fester Funktionalität nicht möglich ist.
Abb. 3: Beispielprogramm für das LabVIEW FPGA Module – 16-bit-Counter
Legal
This tutorial (this "tutorial") was developed by National Instruments ("NI"). Although technical support of this tutorial may be made available by National Instruments, the content in this tutorial may not be completely tested and verified, and NI does not guarantee its quality in any way or that NI will continue to support this content with each new revision of related products and drivers. THIS TUTORIAL IS PROVIDED "AS IS" WITHOUT WARRANTY OF ANY KIND AND SUBJECT TO CERTAIN RESTRICTIONS AS MORE SPECIFICALLY SET FORTH IN NI.COM'S TERMS OF USE (http://ni.com/legal/termsofuse/unitedstates/us/).