Hochgeschwindigkeits-Digital-ATE- und Stimulus-Antwort-Funktionen von National Instruments
Drucken
PDFÜbersicht
Denkt man an den Test von digitalen Komponenten, stellt man sich meist eine einfache Anwendung vor, die ein Muster der Zahlen 1 und 0 entweder erzeugt oder erfasst, um mit dem Prüfling zu kommunizieren und diesen zu testen. Veränderungen bei modernen digitalen Komponenten, z. B. höhere Geschwindigkeiten, neue Logikfamilien und ein kleinerer Formfaktor, erfordern einen höheren Datendurchsatz auf weniger Pins. Diese Änderungen setzen Prüfsysteme voraus, die mehr als nur die zwei grundlegenden Zustände, 0 oder 1, unterstützen. Anspruchsvolle digitale Prüfgeräte können Operationen wie etwa die Verarbeitung flexibler Spannungswerte, die Deaktivierung von Schaltkreisen, bidirektionale Kommunikation und eine Analyse der erfassten Daten auf Genauigkeit durchführen. Darüber hinaus wird für moderne digitale Elektronik, von einfachen Speicherchips bis hin zu komplexen Kommunikationssystemen, eine flexible und leistungsstarke digitale Testlösung benötigt, um den Zeit- und Kostenaufwand für die Anbindung an zahlreiche unterschiedliche elektronische Komponenten zu reduzieren. Die Digitalsignalgeneratoren bzw. -analysatoren 6552 und 6551 bieten eine neue, offene Lösung für digitale Prüfanwendungen einschließlich folgender Funktionen:
- Hochohmiges Zyklus-zu-Zyklus-Schalten für bidirektionale Operation
- Echtzeitvergleich von erwarteten Ergebnissen mit erfassten Daten
Dieses Whitepaper beschreibt, wie das hochohmige Zyklus-zu-Zyklus-Schalten und der Hardwarevergleich in Echtzeit in die Architektur der Geräte der Reihe NI 655x implementiert werden. Danach werden reale digitale Testanwendungen mit Beispielcode in der grafischen Programmiersprache NI LabVIEW beschrieben.
Inhaltsverzeichnis
Digitale ATE-Funktionen
Prüfingenieure haben die Wahl zwischen mehreren differenziellen digitalen I/O-Geräten mit einer Reihe von Funktionen für Kommunikations- und Testanwendungen. Im Mittelpunkt der digitalen Prüfgeräte steht die Fähigkeit, die hardwaregetaktete Erzeugung und/oder Erfassung eines zuvor festgelegten digitalen Prüfmusters vorzunehmen, das oft im Speicher auf dem Gerät abgelegt ist. Neben der Ausgabe oder Erfassung digitaler Muster bestehend aus den Logikzuständen 0 und 1 unterstützen digitale Geräte auch oft Signale, die einige oder alle der in Tabelle 1 aufgeführten Logikzustände umfassen.
Tabelle 1: Digitale Logikzustände, die von einigen digitalen Prüfgeräten unterstützt werden
|
|
Logikzustand |
Ausgabepegel |
Erwartete Antwort |
|
Ansteuerungszustände |
0 |
Logik tief |
– |
|
1 |
Logik hoch |
– |
|
|
Z |
Deaktivieren |
– |
|
|
Zustandsvergleich |
L |
Deaktivieren |
Logik tief |
|
H |
Deaktivieren |
Logik hoch |
|
|
X |
Deaktivieren |
– |
Die sechs Logikzustände steuern die Ausgabepegel und, sofern vorhanden, die Vergleichs-Engine des Digitaltestmoduls (s. Tabelle 1). Die Zustände spezifizieren, welche Stimulus-Daten das Testmodul auf einem einzelnen Kanal ausgibt und wie der Prüfling darauf reagieren soll. Wenn die digitalen Prüfgeräte über diese Zustände verfügen, ermöglichen diese die bidirektionale Kommunikation und den sofortigen Vergleich erfasster Antwortdaten.
Kanalweise bidirektionale Operation
Die Fähigkeit, die Richtung der Ein- und Ausgänge festlegen zu können, ist ein wichtiges Kriterium bei der Auswahl eines digitalen Testsystems für einen Prüfling. Die einfachsten digitalen I/O-Geräte verfügen über keine Richtungsumschaltung, so dass ein Kanal entweder Daten auf einen Pin überträgt oder Daten erfasst. Leistungsstärkere Geräte können für die Ansteuerung von Stimulus-Daten auf einen Pin oder deren Erfassung von einem Pin konfiguriert werden, jedoch kann dies nicht während des gleichen Vorgangs stattfinden. Typische Anwendungen für diese Geräte sind etwa einfache Bitmuster-I/O, Handshaking und digitale Datenprotokollierung.
Komplexere Digitaltester ermöglichen die Bidirektionalität innerhalb desselben digitalen Vorgangs, d. h. das Messgerät kann bei aufeinanderfolgenden Taktzyklen zwischen der Generierung und der Erfassung von Daten hin und her schalten. Für die bidirektionale Funktionalität werden mehr als nur die zwei grundlegenden Logikzustände benötigt, denn ein Stimulus-Kanal muss auch in der Lage sein, die Spannungsausgabe zu deaktivieren. Der dritte Zustand wird als hochohmig, umgangssprachlich auch oft als Z-Zustand oder Zustand hoher Impedanz, bezeichnet. Der hochohmige Zustand ermöglicht die Kontrolle darüber, wann ein Gerät einen Kanal treibt, so dass nicht zwei Geräte gleichzeitig einen Kanal treiben und dadurch inkorrekte Daten erzeugt werden. Dieser Zustand ist notwendig für bidirektionale Anwendungen, wie etwa die I2C-Kommunikation, IC-Test, Ermittlung der Bitfehlerrate und allgemeine digitale Stimulus-Antwort-Tests.
NI 655x unterstützt den hochohmigen Zustand auf Kanal- und Taktzyklusebene. Abbildung 1 zeigt, wie ein einzelner hochohmiger Kanal in das FPGA der Digitalsignalgeneratoren/-analysatoren implementiert wird. Die Abbildung stellt die Generierungslogik in der oberen Hälfte des Digitaltestmoduls und den für die Erfassung zuständigen Schaltkreis in der unteren Hälfte dar.
Abbildung 1: Aufbaudiagramm eines einzelnen NI-655X-Digitalkanals
Ein typischer Test eines bidirektionalen Geräts, z. B. eines Speicherchips, beginnt mit dem Laden der Stimulusdaten oder des Prüfmusters in den integrierten Speicher des Digitaltestmoduls. Danach werden die Stimulusdaten decodiert, um festzustellen, ob der Treiberbaustein des Kanals aktiviert werden sollte, und, falls dies der Fall ist, welche Daten ausgegeben werden sollen. Bei den Geräten der Reihe NI 655x sind die Komparatoren im Schaltkreis für die Erfassung direkt mit dem Treiberbaustein verbunden. Das bedeutet, dass die Stimulusdaten sowohl vom Gerät selbst als auch vom Prüfling erfasst werden können. Die Komparatoren können nicht beurteilen, ob der Prüfling oder das Digitalmodul (oder beide) die Daten auf dem Kanal treiben. Beim Lesevorgang muss der Treiberbaustein deaktiviert werden, um einen hochohmigen Zustand zu erreichen, so dass keine Daten gleichzeitig vom Prüfling und vom Digitaltestmodul selbst ausgegeben werden.
Hardwarevergleich in Echtzeit
Ein weiterer wichtiger Faktor von digitalen Prüfgeräten ist deren Fähigkeit, zu verifizieren, dass ein Prüfling auch bei verschiedenen Anwendungsfällen und Stimulusdaten die korrekten Antwortdaten ausgibt. Zu diesem Zweck gibt es zwei Methoden zum Vergleich der tatsächlich erfassten mit den erwarteten Daten. Die erste Methode besteht darin, die Antwortdaten aufzuzeichnen und die Ergebnisse mithilfe von Software zu interpretieren. In diesem Fall benötigt die Hardware nur zwei Logikzustände. Bei der zweiten Methode werden im Vorfeld sowohl die Stimulus- als auch die erwarteten Antwortdaten auf die Hardware geladen, um während der Datenerfassung in Echtzeit Vergleiche anzustellen. Bisher stand diese zweite Methode nur bei kostspieligen Digitaltestern zur Verfügung. Leistungsstarke, günstigere FPGA-Technologie führte jedoch dazu, dass diese Funktionalität jetzt mehr Kunden zugänglich ist, so dass der Hardwarevergleich in Echtzeit über die drei in Tabelle 1 dargestellten Vergleichszustände möglich ist. Immer wenn ein Signal einen Vergleichszustand enthält, werden die erfassten mit den erwarteten Antwortdaten verglichen.
Abbildung 2 zeigt ein komplettes Aufbaudiagramm eines NI-655X-Kanals mit dem Schaltkreis für den Hardwarevergleich sowie den bereits behandelten hochohmigen Zustand für das Zyklus-zu-Zyklus-Schalten.
[+] Bild vergrößern
Abbildung 2: Aufbaudiagramm eines NI-655X-Kanals mit dem Schaltkreis für den Hardwarevergleich
Die FPGA-Logik für den Datenvergleich verbindet die Schaltkreise für Generierung und Erfassung. Der Datendecoder empfängt Daten vom integrierten Speicher und aktiviert bzw. deaktiviert den Treiberbaustein basierend auf dem Logikzustand jeder Abtastung. Darüber hinaus überträgt er die erwartete Antwort auf einen FIFO-Speicher, der diese immer dann an die Logik für den Datenvergleich weitergibt, wenn die Erfassung der Antwortdaten beginnt. Wird während des Vergleichs ein Fehler gefunden, werden Informationen darüber getrennt von den erfassten Daten gespeichert, so dass beide für weitere Analysen von der Anwendungssoftware aufgerufen werden können.
Das FPGA speichert für jeden Fehler folgende Informationen:
-
Nummer der fehlerhaften Abtastung
-
Kanal, auf dem der Fehler auftritt
Gängige digitale Prüfanwendungen
Im Folgenden wird die Implementierung der bisher beschriebenen Digital-ATE-Funktionen in gängige digitale Prüfanwendungen, wie etwa Funktionstests oder Charakterisierung, behandelt.
Funktionstests
Eine der wichtigsten Prüfanwendungen in vielen Branchen ist der Funktionstest von Komponenten wie z. B. anwenderdefinierten ASICs und Standard-A/D-Wandlern. Ein gängiges bidirektionales Gerät, das umfassenden Funktionstests unterzogen werden muss, ist beispielsweise ein Speicherchip. Abbildung 3 zeigt einen typischen integrierten SRAM-Speicherchip, der in einen Schaltkreis integriert ist.
Abbildung 3: Schaltkreis mit SRAM-Speicherplatz und Pinbelegung
Ein typischer Speicher besitzt drei Adressleitungen, acht Datenkanäle, einen Write-Enable-Kanal (WE) und einen Read-Enable-Kanal (OE). Tabelle 2 zeigt ein Prüfmuster mit einer Verschiebung der 0-bit-Stellen je Zyklus, das für den Test des SRAM-Chips verwendet werden kann.
Tabelle 2: Prüfmuster mit Verschiebung der 0-bit-Stellen je Zyklus
|
Abtastung |
Prüfdaten |
Tatsächliche Antwort |
|
|
Schreiben/Lesen |
AddrData |
|
0 |
10 000 01111111 |
01111111 |
Wenn WE (Write Enable) hoch ist, empfängt der Schaltkreis Daten von einem externen Gerät, z. B. einem Digitaltestmodul, und schreibt diese Daten auf den in den Adresskanälen angegebenen Ort. Wenn OE (Read Enable) hoch ist, empfängt der Schaltkreis Daten vom in den Adresskanälen angegebenen Ort und gibt die Daten an die Datenkanäle weiter. Der letzte Schritt bei der Verifizierung der Funktionsfähigkeit eines solchen Speichergeräts besteht in der Analyse des Ausgangs mittels Vergleich mit der erwarteten Antwort.
Die nächsten zwei Abschnitte erläutern die Implementierung eines Funktionstests mithilfe eines Hardwarevergleichs und einer Softwarelösung in LabVIEW mit den Digitalsignalgeneratoren/-analysatoren NI 655x.
Methoden des Softwarevergleichs
Bei einer Anwendung für den Softwarevergleich erzeugt der Tester die Stimulusdaten, erfasst die tatsächlichen Antwortdaten und analysiert diese, nachdem sie im Speicher des Host-PCs abgelegt wurden. Die Analyse der tatsächlichen Antwortdaten wird ausschließlich von der Software und nicht in Echtzeit durchgeführt. Folgende Schritte beschreiben den Softwarevergleich genauer:
1. Die originalen Prüfdaten werden vom Anwender eingegeben oder aus einer Datei gelesen. Die Prüfdaten enthalten sowohl Stimulus- als auch Antwortdaten.
Tabelle 3: Umwandlung von Testvektoren in Stimulusdaten
|
Prüfdaten |
0011ZZHLHL |
|
Stimulusdaten |
0011ZZZZZZ |
2. Die reinen Stimulusdaten werden aus den Prüfdaten extrahiert. Die Zahlen 1 und 0 in den Prüfdaten spezifizieren Stimulusdaten, alle anderen Zeichen weisen darauf hin, dass keine Daten erzeugt werden. Der Treiberbaustein muss dabei in den hochohmigen Zustand gebracht werden.
3. Die Stimulusdaten werden vom Digitaltester auf dem Kanal erzeugt und die Antwortdaten werden erfasst. Erzeugung und Erfassung laufen parallel ab.
4. Sind Erzeugung und Erfassung abgeschlossen, führt das Anwendungsprogramm den Vergleich Bit für Bit in der Software aus. Tabelle 4 zeigt ein Beispiel der erwarteten Antwortdaten. Die endgültige Gut-/Schlecht-Entscheidung wird nur durch die Antwortdaten beeinflusst, die erfasst wurden, wenn ein H oder ein L in den originalen Prüfdaten vorhanden war.
Tabelle 4: Vergleich von Testvektoren mit tatsächlichen Antwortdaten
|
Prüfdaten |
0011ZZHLHL |
|
Erfasste Antwortdaten |
0011111010 |
|
Ergebnis |
Gut |
Der Softwarevergleich setzt voraus, dass alle Daten an den Host-Computer übertragen werden, damit sie dort verarbeitet werden können, so dass bei dieser Methode lediglich Anwendungen mit relativ niedrigen Geschwindigkeiten möglich sind. Werden mehr Daten erfasst, als auf den Speicher des Testmoduls passen, übersteigt die Übertragung aller Daten auf den Host-Computer eventuell die verfügbare Bandbreite des Peripheriebusses. Für diesen und andere Fälle, die schnellere Vergleichsraten benötigen, muss der Hardwarevergleich in Echtzeit verwendet werden.
Unten stehende Abbildung zeigt eine in LabVIEW realisierte Anwendung, die den Vergleich in Software implementiert.
Zunächst zeigt Abbildung 4, wie in LabVIEW die Bitmustergenerierung umgesetzt wird. Die Schlüsselfunktionen umfassen das Konfigurieren des Hardwaremoduls, das Laden des Prüfmusters und den Beginn der Generierung.
Abbildung 4: Anwendung zur Hochgeschwindigkeits-Digitalsignalerzeugung unter LabVIEW
Bevor man die Prüfdaten in den integrierten Speicher für die Signalerzeugung lädt, werden die originalen digitalen Prüfdaten in die Stimulusdaten und die erwarteten Antwortdaten eingefügt (s. Abb. 5). Erst danach werden die Stimulusdaten für die Signalerzeugung auf das Gerät NI 6552 geladen.
Abbildung 5: Digitale Tabellen in LabVIEW
Abbildung 6 zeigt das Erfassungsprogramm, das für den Funktionstest notwendig ist.
Abbildung 6: Digitales Programm zur Hochgeschwindigkeits-Digitalsignalerfassung unter LabVIEW
NI 6552 unterstützt den gleichzeitigen Ablauf beider Programme. Diese einfach zu kombinieren führt jedoch nicht zu einem effektiven Test. Werden das Erfassungs- und das Signalerzeugungsprogramm gleichzeitig ausgeführt, decken sich die resultierenden erfassten Daten nicht mit den erwarteten Antwortdaten. Dafür gibt es zwei Gründe. Die beiden Anwendungen werden nicht deterministisch abgearbeitet und so kann sich der Anwender nicht auf das kontinuierlich konsistente Timing der Programme verlassen. Darüber hinaus muss auch die Verteilungsverzögerung, die durch den Prüfling und zu diesem hin führende Kabel verursacht wird, mit in Betracht gezogen werden. Die Zeit, welche die Daten benötigen, um vom digitalen Tester über das Kabel und den Prüfling und schließlich zurück zum Tester zu gelangen, wird als Round Trip Delay bezeichnet und ist in Abbildung 7 dargestellt.
Abbildung 7: Mit externen Anbindungen wird der Round Trip Delay nachgewiesen.
Die beste Methode, dem Round Trip Delay und den Verzögerungen durch die Software zu begegnen, besteht darin, ein Signal mit einer Flanke zu exportieren, die dem Testbeginn entspricht. Für die Geräten der Familien NI 655x realisiert das Event „Data Active“ genau diese Funktionalität und bietet die Möglichkeit, den Start der Erfassung auszulösen (s. Abb. 8). Dabei muss sichergestellt werden, dass das Signal so geroutet wird, dass es denselben Round Trip Delay aufweist wie die Daten.
Abbildung 8: Mit dem Ereignis „Data Active“ wird die Erfassung von der Generierung getriggert.
2Das Ereignis „Data Active“ kann auch zur Steuerung der relativen Verzögerung zwischen den Antwortdaten und der aktiven Flanke des Abtasttakts dienen. Beispielsweise kann das Ereignis „Data Active“ auf PFI 1 exportiert und zu PFI 2 geroutet werden, das, wie in Abbildung 8 dargestellt, als Start-Trigger für die Erfassung fungiert. Der Abtasttakt für die Signalerzeugung kann auf DDC CLK OUT exportiert und der Abtasttakt für die Erfassung auf STROBE bereitgestellt werden.
Abbildung 9 zeigt ein LabVIEW-Programm, welches das Ereignis „Data Active“ und den Abtasttakt konfiguriert und extern routet. Die mit einem Pfeil markierten Funktionen führen die erforderliche zusätzliche Konfiguration durch.
[+] Bild vergrößern
Abbildung 9: Mit dem Event „Data Active“ und dem exportierten Abtasttakt werden Signalerzeugung und -erfassung synchronisiert.
Der Erfassungsvorgang muss vor der Signalgenerierung gestartet werden (s. Abb. 10), um sicherzustellen, dass die Erfassung für den Empfang des Startsignals bereit ist, bevor die Generierung beginnt. Der letzte, optionale Schritt besteht in der Analyse der erfassten Daten, mit der eine einfache Gut-/Schlecht-Entscheidung getroffen werden kann. Anstatt die Softwareanalyse der erfassten Antwortdaten noch genauer zu analysieren, beschäftigt sich der nächste Abschnitt damit, wie durch die Funktion für den Hardwarevergleich in Echtzeit diese Analyse noch effizienter realisiert werden kann.
Abbildung 10: Bereits bevor die Signalerzeugung beginnt, muss die Erfassung für den Empfang des Startsignals bereit sein.
Methode zum Hardwarevergleich in Echtzeit
Das Ausnutzen des FPGA für den Vergleich der erfassten mit den erwarteten Antwortdaten erhöht erheblich die Geschwindigkeit und Zuverlässigkeit einer Stimulus-Antwort-Anwendung. Für die Entwicklung eines Programms zum Vergleich der Antwortdaten auf Hardwareebene sind nur ein paar kleine Änderungen am vorher beschriebenen LabVIEW-Programm notwendig.
1. Wie in Abbildung 11 dargestellt, muss erst der Block für den Hardwarevergleich auf dem jeweiligen NI-655x-Gerät mithilfe eines Eigenschaftsknotens aktiviert werden. Dies geschieht während der Konfiguration der Erzeugung und Erfassung.
Abbildung 11: Eigenschaftsknoten erleichtern die Aktivierung des Hardwarevergleichs.
2. Sobald der Hardwarevergleich aktiviert ist, steuern die sechs Logikzustände des Signals den Betrieb des NI-655x-Geräts. Daher sind keine Umwandlungs- und Analysefunktionen mehr erforderlich. Tabelle 1 liefert weitere Informationen über die sechs Logikzustände.
3. Bei Anwendungen, die eine komplexere Fehleranalyse notwendig machen, kann eine Aufruffunktion die fehlerhaften Daten und Abtastungen im Zusammenhang mit dem jeweiligen Fehler erfassen. Für jede fehlerhafte Abtastung können folgende Informationen abgerufen werden.
- Nummer der fehlerhaften Abtastung
- Fehlerhafte Bits innerhalb jeder Abtastung
- Erwartete Antwort vom Prüfling
Mithilfe eines weiteren Eigenschaftsknotens mit der Eigenschaft HardwareCompare.SampleErrorBacklog kann die gesamte Anzahl der Fehler direkt vom FPGA des NI-655x-Geräts abgerufen werden. Abbildung 12 zeigt den Abschnitt des Beispiels eines Hardwarevergleichs, bei dem die Eigenschaft „Sample Error Backlog“ für das Aufrufen der erfassten fehlerhaften Antwortdaten und der fünf Abtastungen vor und nach dem Auftreten des Fehlers verwendet wird. Diese Informationen ermöglichen eine genauere Fehleranalyse.
Abbildung 12: Mit dem „Sample Error Backlog“ können die Daten vor und nach dem Auftreten eines Fehlers aufgerufen werden.
Alle Datenvergleiche finden auf Hardwareebene auf Grundlage der einzelnen Abtastungen statt. Dies verringert den Zeitaufwand für die softwareseitige Datenanalyse. Mithilfe dieser Methode für den Hardwarevergleich können NI-655x-Geräte ganz einfach für höchst leistungsstarke Funktionstests und andere Stimulus-Antwort-Anwendungen programmiert werden.
Das komplette Beispiel für den Hardwarevergleich steht unter dem Titel „High-Speed Digital Real-Time Hardware Compare“ in der National Instruments Developer Zone unter ni.com/zone zur Verfügung.
Charakterisierung
Das eben erläuterte Beispiel für einen Funktionstest soll im Folgenden erweitert werden, so dass es auch in der Lage ist, die Charakterisierung eines Prüflings vorzunehmen. Um beispielsweise die maximale Taktrate eines Prüflings zu charakterisieren, muss die Anwendung geändert werden, so dass sie, angefangen bei einer niedrigen Frequenz, eine Reihe von Abtasttaktraten durchspielt. Der Charakterisierungstest ergibt aufgrund derselben Methoden wie beim Funktionstest eine Gut-/Schlecht-Entscheidung. Fällt der Test positiv aus, wird die Abtasttaktrate erhöht und der Test beginnt von vorne. Diese Schritte werden wiederholt, bis eine Schlecht-Entscheidung vorliegt. Die höchste Frequenz, die noch eine Gut-Entscheidung ergibt, kann als die maximale Betriebsfrequenz des Prüflings angesehen werden.
Diese Art der Charakterisierung wird durch Hinzufügen einer Schleife zum Programm erreicht. Der gewünschte Testparameter kann dann geändert und der Test wiederholt werden. Der Treiber NI-HSDIO erfordert dabei zwischen den Schleifendurchläufen keine Neukonfiguration des Gerätes und minimiert somit den Zeitaufwand für die Abarbeitung der Aufgabe. Abbildung 13 zeigt ein Beispiel für diese Programmcodeanpassung.
[+] Bild vergrößern
Abbildung 13: Die Charakterisierung wird durch Hinzufügen einer Schleife und Anpassen eines Parameters durchgeführt.
High-Speed Digital Real-Time Hardware Compare
Skalierbarkeit
Digitale elektronische Geräte werden immer komplexer. Für den Test aktueller Geräte mit hunderten von Pins muss das Prüfsystem auf eine ausreichende Kanalanzahl skalierbar sein. Mithilfe der Synchronisationstechnologie NI-TClk (Trigger Clock) können mehrere NI-655x-Module innerhalb eines Systems einfach mit einer Genauigkeit im Nanosekundenbereich synchronisiert werden, um Geräte mit einer hohen Kanalanzahl zu testen. Erfordert ein System beispielsweise 40 Kanäle, werden mehrere Geräte notwendig, die synchronisiert werden müssen.
Abbildung 14: Effiziente Konfigurierung mehrerer Geräte mit einer For-Schleife und einem Array von Gerätenamen
Jedes Modul muss noch konfiguriert und von seinen eigenen Funktionen gesteuert werden. Das Hinzufügen einer einfachen For-Schleife reduziert den Programmieraufwand jedoch drastisch. Abbildung 14 zeigt ein Signalerzeugungsprogramm, das mithilfe einer For-Schleife und eines Arrays von Gerätenamen für mehrere Module erweitert wurde. Nachdem alle Geräte innerhalb der Schleife konfiguriert sind, werden lediglich drei zusätzliche VIs für die Synchronisation mit NI-TClk benötigt (s. Abb. 15).
Abbildung 15: Drei NI-TClk-Funktionen, welche die Synchronisation auf Nanosekundenbene ermöglichen
NI-TClk dient auch der Realisierung von Anwendungen, in denen mehrere Module auf externe Trigger mit derselben Synchronisierung reagieren. Weitere Informationen zur Technologie NI-TClk bietet das Whitepaper National Instruments T-Clock Technology for Timing and Synchronization of Modular Instruments unter ni.com/info, Info Code rdtctf.
Zusammenfassung
Dank der zusätzlichen kanalweisen bidirektionalen Operation und dem Hardwarevergleich in Echtzeit bieten die Digitalsignalgeneratoren/-analysatoren des Typs NI 655x eine umfassendere Lösung für digitale Prüfanwendungen als jedes andere PC-gestützte Gerät. Neue mögliche Lösungen reichen von Funktionstests von Speicherchips bis hin zu schnellen Charakterisierungsanwendungen und der Ermittlung von Bitfehlerraten. Die Skalierbarkeit der PXI-Plattform und die Flexibilität der Software verbessern weiterhin die Vielseitigkeit und Leistung digitaler Prüfgeräte.
Siehe auch:
National Instruments T-Clock Technology for Timing and Synchronization
Weitere Informationen:
National Instruments High-Speed Digital I/O
NI 655x Digital Stimulus/Response Instruments
AGB
Dieses Tutorium ("Tutorium") wurde von National Instruments ("NI") entwickelt. Auch wenn National Instruments dieses Tutorium technisch unterstützt, ist es jedoch möglich, dass dieses Tutorium nicht umfassend getestet und überprüft wurde. NI übernimmt weder Garantien bezüglich der Qualität des Tutoriums noch bezüglich der weiteren technischen Unterstützung neuer Versionen ähnlicher Produkte und Treiber. DIESES TUTORIUM WIRD IM "IST-ZUSTAND" ZUR VERFÜGUNG GESTELLT UND NI ÜBERNIMMT KEINERLEI GARANTIEN. AUSFÜHRLICHERE ERLÄUTERUNGEN ZU ANDEREN EINSCHRÄNKUNGEN ENTNEHMEN SIE BITTE DEN NUTZUNGSBEDINGUNGEN AUF NI.COM (http://ni.com/legal/termsofuse/unitedstates/us/).