I/O-Simulation für FPGA-Systeme reduziert Kompilierzeit

Übersicht

In diesem Webcast zeigen wir Ihnen, wie Sie ab dem NI LabVIEW FPGA Module 8.6 I/Os für FPGA-Zielsysteme simulieren können. Mithilfe der I/O-Simulation kann die Gesamtkompilierzeit drastisch reduziert werden.

Erfahren Sie, wie Test-VIs zur I/O-Simulation erzeugt werden, ohne jegliche Hardware oder ohne einen Kompiliervorgang zu starten. Somit lassen sich unterschiedliche Signalformen wie beispielsweise ein Sinus, Rechteck usw. generieren und als Ein-/Ausgangssignale für Ihr FPGA-VI verwenden.

Inhalte des Webcasts:

• Einbinden des VIs zur I/O-Simulation
• Vorlage für die I/O-Simulation
• Implementierung unterschiedlicher Signaltypen
  
  

 

Jetzt ansehen 8 minute(s) webcast Voraussetzung: Flash 9 Sie müssen den Pop-up-Blocker in Ihrem Browser deaktivieren, um diesen Inhalt anzeigen zu können.