Boîte de dialogue Configurer la condition

Aide LabVIEW 2014

Date d'édition : June 2014

Numéro de référence : 371361L-0114

»Afficher les infos sur le produit

Télécharger l'aide (Windows uniquement)

Requiert : Système de développement de base

Pour afficher cette boîte de dialogue, cliquez avec le bouton droit sur la bordure d'une structure à conditions désactivées et sélectionnez Ajouter un sous-diagramme après, Ajouter un sous-diagramme avant, Dupliquer le sous-diagramme ou Éditer la condition de ce sous-diagramme dans le menu local.

Utilisez cette boîte de dialogue pour configurer quand un sous-diagramme s'exécute.

Cette boîte de dialogue comprend les options suivantes :

• Expression — Spécifie un ensemble de déclarations conditionnelles que LabVIEW évalue pour déterminer le sous-diagramme actif de la structure. Cette expression comprend les éléments suivants :
  • Symbole(s) — Dresse la liste de tous les symboles disponibles.
    
    

    Symbole	Description
    CPU	Spécifie le processeur sur lequel le sous-diagramme s'exécute. Le VI doit faire partie d'un projet LabVIEW pour que ce symbole soit disponible.
    FPGA_EXECUTION_MODE	Spécifie qu'il faut exécuter un sous-diagramme différent d'un VI FPGA selon que le mode d'exécution est défini à : cible FPGA Simulation (E/S simulées) Simulation (E/S réelles) Simulation de tiers Le VI doit se trouver sous une cible FPGA dans un projet LabVIEW pour que ce symbole soit disponible.
    FPGA_TARGET_FAMILY	Spécifie qu'il faut exécuter un sous-diagramme différent d'un VI FPGA selon la famille du FPGA, tel que Virtex-II ou Virtex-5. Le VI doit se trouver sous une cible FPGA dans un projet LabVIEW pour que ce symbole soit disponible.
    FPGA_TARGET_CLASS	Spécifie la classe de la cible FPGA. Par exemple, pour le NI PXIe-7965R, FPGA_TARGET_CLASS est PXIE-7965R et FPGA_TARGET_FAMILY est VIRTEX5.
    OS	Spécifie le système d'exploitation sous lequel le sous-diagramme s'exécute. Le VI doit faire partie d'un projet LabVIEW pour que ce symbole soit disponible.
    RUN_TIME_ENGINE	Spécifie si le sous-diagramme s'exécute lorsque vous créez une application autonome LabVIEW ou une bibliothèque partagée qui utilise le moteur d'exécution de LabVIEW.
    TARGET_BITNESS	Spécifie la largeur de bits de la plate-forme sur laquelle le sous-diagramme s'exécute.
    TARGET_TYPE	Spécifie sur quelles plates-formes ou cibles le sous-diagramme s'exécute.
    <Symbole personnalisé>	Vous pouvez définir des symboles personnalisés sur la page Symboles de conditions désactivées pour ajouter des symboles à cette liste. Vous pouvez aussi entrer un symbole dans le menu déroulant Symbole(s). Si le symbole que vous entrez n'est pas défini dans la page Symboles de conditions désactivées, un astérisque apparaît à côté du symbole. Les symboles et leurs valeurs valides sont des chaînes sensibles à la casse.

  • ==/!= — Liste les opérateurs de comparaison qui peuvent être utilisés dans l'expression. Les comparaisons valides sont ==, qui spécifie que le symbole doit être égal à la valeur, et !=, qui spécifie que le symbole n'est pas égal à la valeur.
  • Valeur(s) — Spécifie la valeur du symbole sélectionné. Valeur(s) est une chaîne sensible à la casse ; vous devez donc entrer exactement une des valeurs valides qui apparaît ci-après.
    
    

    Symbole	Valeurs valides
    CPU	PowerPC x86 null
    FPGA_EXECUTION_MODE	FPGA_TARGET DEV_COMPUTER_SIM_IO DEV_COMPUTER_REAL_IO THIRD_PARTY_SIMULATION
    FPGA_TARGET_FAMILY	VIRTEX2 VIRTEX5 VIRTEX6 SPARTAN3 SPARTAN6 ZYNQ KINTEX7
    FPGA_TARGET_CLASS	Reportez-vous à la page Symboles de conditions désactivées de la boîte de dialogue de Propriétés de la cible FPGA pour trouver la valeur définie par la cible.
    OS	Linux Mac null PharLap VxWorks Win
    RUN_TIME_ENGINE	True False
    TARGET_BITNESS	32 64
    TARGET_TYPE	Windows FPGA Embedded RT Mac Unix PocketPC DSP

• Sous-diagramme par défaut ? — Spécifie si le sous-diagramme actuel est le sous-diagramme par défaut.