比較パレットの詳細 (FPGAモジュール)

このトピックには、比較関数パレットのオブジェクトに関するFPGA固有の情報が記載されています。

メモ  このトピックの情報は、LabVIEW FPGAモジュールのバージョンによって内容が異なる可能性があります。

以下の説明は、「固定小数点のオーバーフロー?」、「範囲内と強制」、「最大&最小」、「非数/無効パス/非Refnum?」関数以外のすべての比較関数に適用されます。

シングルサイクルタイミングループ サポートあり
使用 この関数を単精度浮動小数点データタイプで使用する場合、リソース使用、レイテンシ、およびシングルサイクルタイミングループのサポートの影響については、単精度浮動小数点データタイプを使用するおよびFPGA設計で使用するデータタイプを決定するトピックを参照してください。
タイミング シングルサイクルタイミングループの内側―比較関数をシングルサイクルタイミングループ内で使用すると、組み合わせ論理の遅延は比較するデータタイプの幅に比例します。
シングルサイクルタイミングループの外側―比較関数をシングルサイクルタイミングループの外側で使用すると、各比較関数に1クロックサイクルが必要となります。

固定小数点データタイプを扱う比較関数では、オーバーフローモードと丸め込みモードによってタイミングが影響を受ける可能性があります。
リソース 比較関数が使用するFPGAリソースの量は、比較するデータタイプの幅に比例します。

固定小数点のオーバーフロー?

シングルサイクルタイミングループ サポートあり
使用 N/A
タイミング この関数は、内部レジスタを持たないため実行クロックサイクルは必要ありません。
リソース この関数は単なる配線操作であるため、FPGAリソースを必要としません。

範囲内と強制

シングルサイクルタイミングループ サポートあり
使用 下限値が上限値より大きい場合、LabVIEWは下限上限の値を交換しません。下限の値が上限の値より大きくならないようにするには、手動で下限および上限値を変更する必要があります。

シングルサイクルタイミングループ内では、この関数に配列やクラスタを配線できません。

この関数を単精度浮動小数点データタイプで使用する場合、リソース使用、レイテンシ、およびシングルサイクルタイミングループのサポートの影響については、単精度浮動小数点データタイプを使用するおよびFPGA設計で使用するデータタイプを決定するトピックを参照してください。
タイミング シングルサイクルタイミングループの内側―比較関数をシングルサイクルタイミングループ内で使用すると、組み合わせ論理の遅延は比較するデータタイプの幅に比例します。
シングルサイクルタイミングループの外側―比較関数をシングルサイクルタイミングループの外側で使用すると、各比較関数に1クロックサイクルが必要となります。

固定小数点データタイプを扱う比較関数では、オーバーフローモードと丸め込みモードによってタイミングが影響を受ける可能性があります。
リソース 比較関数が使用するFPGAリソースの量は、比較するデータタイプの幅に比例します。

最大最小

シングルサイクルタイミングループ サポートあり
使用 この関数は基礎群の比較モードをサポートしません。

この関数を単精度浮動小数点データタイプで使用する場合、リソース使用、レイテンシ、およびシングルサイクルタイミングループのサポートの影響については、単精度浮動小数点データタイプを使用するおよびFPGA設計で使用するデータタイプを決定するトピックを参照してください。
タイミング シングルサイクルタイミングループの内側―比較関数をシングルサイクルタイミングループ内で使用すると、組み合わせ論理の遅延は比較するデータタイプの幅に比例します。
シングルサイクルタイミングループの外側―比較関数をシングルサイクルタイミングループの外側で使用すると、各比較関数に1クロックサイクルが必要となります。
リソース 比較関数が使用するFPGAリソースの量は、比較するデータタイプの幅に比例します。

非数/無効パス/非Refnum?

シングルサイクルタイミングループ サポートあり
使用 FPGAモジュールは非数機能のみをサポートしています。
タイミング この関数は、内部レジスタを持たないため実行クロックサイクルは必要ありません。
リソース この関数は、入力が単精度浮動小数点 (SGL) の場合のみFPGAリソースを消費します。入力がSGL以外の場合、他の論理に接続されていない限り、関数はFALSE定数を返して最適化されます。


この記事は役に立ちましたか。

役に立たなかった