データを要求 (メモリメソッド)

インストールパッケージ: FPGAモジュール

FPGAターゲットでDRAMメモリからのデータ用の要求をキューに入れます。 このメソッドをデータを取得メソッドと併用すれば、DRAMからのデータを読み取ることができます。 DRAMのレイテンシを低減するために、キューは一度に複数のデータを要求します。

このメソッドを実装するには、メモリメソッドノードを使用します。 DRAMメモリのみがこのメソッドをサポートします。

詳細  

ブロックダイアグラム入力
ブロックダイアグラム出力

ブロックダイアグラム入力

パラメータ説明
メモリ入力FPGAメモリを指定します。 メモリ入力に何も配線しない場合は、メモリメソッドノードを右クリックしてショートカットメニューからメモリ項目を選択してFPGAメモリを指定できます。 メモリ入力には、メモリ制御器メモリ定数、その他のメモリメソッドノードを配線できます。
アドレスFPGAターゲットのメモリ内のデータの場所を指定します。 アドレスの有効範囲は、メモリプロパティダイアログボックスで指定した要求する要素数により異なります。 たとえば、要求する要素数65536に指定すると、アドレスの有効範囲は0~65535になります。 アドレスが有効なアドレス範囲を超えると、予期していたメモリとは異なるメモリにデータを要求メソッドがアクセスし、データを取得メソッドからの出力データが不正になる場合があります。
入力有効次の処理データポイントを受信したかどうかを示します。 先行ノードからこのノードにデータを渡すには、先行ノードの出力有効出力をこの入力に配線します。

このハンドシェイク端子を表示するには、メモリをDRAMとして構成します。

ブロックダイアグラム出力

パラメータ説明
メモリ出力メモリ入力が配線されている場合、メモリ入力を返します。 配線されていない場合は、メモリ出力はメモリメソッドノードで指定したFIFOを返します。
入力準備完了このノードが新しい入力データを受信できる状態になるとTRUEを返します。 この出力を先行ノードの出力準備完了入力に配線するには、フィードバックノードを使用します。
メモ あるサイクルでこの端子がFALSEを返した場合、次のサイクルで別のノードがこのノードに送信するデータはすべて破棄されます。 LabVIEWは、次のサイクルで入力有効端子がTRUEである場合もこのデータを破棄します。
この端子を表示するには、メモリをDRAMとして構成します。

データを要求 (メモリメソッド)の詳細

このメソッドは、データを取得メソッドがデータを返す順番を指定します。 メモリプロパティダイアログボックスの一般ページで、最大待機要求数を指定します。 古いデータを受信しないことを保証するために、DRAMを使用する前にそれを初期化する必要があります。

メモ 書き込み (メモリメソッド) ノードは、対応する「データを要求」および「データを取得」ノードと異なるクロック領域に配置することができます。

シングルサイクルタイミングループに関する注意事項

このメソッドはシングルサイクルタイミングループ内でのみ使用可能です。



この記事は役に立ちましたか。

役に立たなかった