タイミングVI

1つ上のパレット: FPGAモジュールVIおよび関数

インストールパッケージ: FPGAモジュール。このトピックは、使用しているオペレーティングシステム、ライセンス取得製品、ターゲットによっては、LabVIEWのパレットに一致しない可能性があります。

FPGAの操作の実行タイミングを制御するには、タイミングVIを使用します。

メモ  これはFPGA固有のパレットで、ホストVIの編集時にこのパレットに表示されるVIや関数のサブセットが含まれています。
パレットオブジェクト説明
ティックカウント指定された単位で自走カウンタの値を返します。 出力および内部カウンタの両方の幅を構成できます。
ループタイマループ反復間でカウントで指定された値だけ待機します。 この関数をループ内で呼び出して、ループの実行レートを制御できます。 ループ内の論理実行が指定の間隔より長くかかった場合など、実行インスタンスがスキップされると、「ループタイマ」Express VIはすぐに値を返し、後続の呼び出し用に新しいリファレンスタイムスタンプを確立します。 「ループタイマ」Express VIで実行レートを管理するには、「ループタイマ」Express VIをフラットシーケンスストラクチャまたはスタックシーケンスストラクチャの最初のフレームに配置して、コードの残りを後に続くフレームに入れます。
待機出力データが有効になる前に一定の時間間隔の遅延を適用します。


この記事は役に立ちましたか。

役に立たなかった