From 12:00 AM CDT Sunday, October 17 - 11:30 AM CDT Sunday, October 17, ni.com will be undergoing system upgrades that may result in temporary service interruption.

We appreciate your patience as we improve our online experience.

数値パレットの詳細 (FPGAモジュール)

このトピックには、数値関数パレットのオブジェクトに関する詳細情報が記載されています。

メモ  このトピックの情報は、LabVIEW FPGAモジュールのバージョンによって内容が異なる可能性があります。

絶対値

シングルサイクルタイミングループ サポートあり
使用 この関数を単精度浮動小数点データタイプで使用する場合、リソース使用、レイテンシ、およびシングルサイクルタイミングループのサポートの影響については、単精度浮動小数点データタイプを使用するおよびFPGA設計で使用するデータタイプを決定するトピックを参照してください。
タイミング シングルサイクルタイミングループの内側―この関数をシングルサイクルタイミングループ内で使用すると、組み合わせ論理の遅延はxのビット数に比例します。
シングルサイクルタイミングループの外側―この関数をシングルサイクルタイミングループの外側で使用すると、実行に1クロックサイクルと1レジスタが必要となります。

この関数で固定小数点データタイプを扱う場合は、オーバーフローモードと丸め込みモードによってタイミングが影響を受ける可能性があります。
リソース この関数は、xのビット数に比例するFPGAリソースを必要とします。この関数で固定小数点データタイプを扱う場合は、オーバーフローモードと丸め込みモードによってリソースが影響を受ける可能性があります。

追加

シングルサイクルタイミングループ サポートあり
使用 この関数を単精度浮動小数点データタイプで使用する場合、リソース使用、レイテンシ、およびシングルサイクルタイミングループのサポートの影響については、単精度浮動小数点データタイプを使用するおよびFPGA設計で使用するデータタイプを決定するトピックを参照してください。
タイミング シングルサイクルタイミングループの内側―この関数をシングルサイクルタイミングループ内で使用すると、組み合わせ論理の遅延はxまたはyのうちデータタイプが大きいほうのビット数に比例します。
シングルサイクルタイミングループの外側―この関数をシングルサイクルタイミングループの外側で使用すると、実行に1クロックサイクルと1レジスタが必要となります。

この関数で固定小数点データタイプを扱う場合は、オーバーフローモードと丸め込みモードによってタイミングが影響を受ける可能性があります。
リソース この関数は、xまたはyのうちデータタイプが大きいほうのビット数に比例するFPGAリソースを必要とします。この関数で固定小数点データタイプを扱う場合は、オーバーフローモードと丸め込みモードによってリソースが影響を受ける可能性があります。

複合演算

シングルサイクルタイミングループ サポートあり
使用 この関数を単精度浮動小数点データタイプで使用する場合、リソース使用、レイテンシ、およびシングルサイクルタイミングループのサポートの影響については、単精度浮動小数点データタイプを使用するおよびFPGA設計で使用するデータタイプを決定するトピックを参照してください。

FPGA VIで使用する場合、この関数はホストコンピュータで使用する場合とは異なる順序で演算を実行するため、「複合演算」関数は浮動小数点演算で異なる結果を返すことがあります。
タイミング シングルサイクルタイミングループ内に配置された場合、組み合わせ論理の遅延は入力の数に対数的に比例します。
リソース この関数によるFPGAリソースの消費は入力の数Nに比例します。各演算には専用ハードウェアが割り当てられ、演算の総数は常にN - 1となります。

デクリメント

シングルサイクルタイミングループ サポートあり
使用 この関数を単精度浮動小数点データタイプで使用する場合、リソース使用、レイテンシ、およびシングルサイクルタイミングループのサポートの影響については、単精度浮動小数点データタイプを使用するおよびFPGA設計で使用するデータタイプを決定するトピックを参照してください。
タイミング シングルサイクルタイミングループの内側―この関数をシングルサイクルタイミングループ内で使用すると、組み合わせ論理の遅延はxのビット数に比例します。
シングルサイクルタイミングループの外側―この関数をシングルサイクルタイミングループの外側で使用すると、実行に1クロックサイクルと1レジスタが必要となります。

この関数で固定小数点データタイプを扱う場合は、オーバーフローモードと丸め込みモードによってタイミングが影響を受ける可能性があります。
リソース この関数は、xのビット数に比例するFPGAリソースを必要とします。この関数で固定小数点データタイプを扱う場合は、オーバーフローモードと丸め込みモードによってリソースが影響を受ける可能性があります。

除算

シングルサイクルタイミングループ サポートなし
使用 この関数を単精度浮動小数点データタイプで使用する場合、リソース使用、レイテンシ、およびシングルサイクルタイミングループのサポートの影響については、単精度浮動小数点データタイプを使用するおよびFPGA設計で使用するデータタイプを決定するトピックを参照してください。
タイミング この関数は通常、x/yのビット数に比例するクロックサイクルを必要とします。この関数で固定小数点データタイプを使用する場合、四捨五入 - 中間値は切り上げ 丸め込みモードを選択すると、その他の2つの丸め込みモードよりも1クロックサイクル多く必要となります。
リソース 除算はFPGAのリソースを多く消費します。一般に、この関数は、xyx/yのうちデータタイプが大きいほうのビット数に比例するFPGAリソースを必要とします。この関数で固定小数点データタイプを扱う場合は、丸め込みモードによってリソースが影響を受ける可能性があります。
メモ また、「高スループット除算」関数を使用して、FPGAターゲットで固定小数点数学および解析を行うことができます。

列挙定数

シングルサイクルタイミングループ サポートあり
使用 N/A
タイミング この関数は、実行にクロックサイクルを必要とせず、内部レジスタを持ちません。
リソース この関数自体は、FPGAリソースを消費しません。ただし、論理演算に定数を配線すると、定数がFPGAルックアップテーブルリソースを使用します。

インクリメント

シングルサイクルタイミングループ サポートあり
使用 この関数を単精度浮動小数点データタイプで使用する場合、リソース使用、レイテンシ、およびシングルサイクルタイミングループのサポートの影響については、単精度浮動小数点データタイプを使用するおよびFPGA設計で使用するデータタイプを決定するトピックを参照してください。
タイミング シングルサイクルタイミングループの内側―この関数をシングルサイクルタイミングループ内で使用すると、組み合わせ論理の遅延はxのビット数に比例します。
シングルサイクルタイミングループの外側―この関数をシングルサイクルタイミングループの外側で使用すると、実行に1クロックサイクルと1レジスタが必要となります。

この関数で固定小数点データタイプを扱う場合は、オーバーフローモードと丸め込みモードによってタイミングが影響を受ける可能性があります。
リソース この関数は、xのビット数に比例するFPGAリソースを必要とします。この関数で固定小数点データタイプを扱う場合は、オーバーフローモードと丸め込みモードによってリソースが影響を受ける可能性があります。

マシンイプシロン、負の無限、および正の無限

以下の説明は、マシンイプシロン負の無限、および正の無限に適用されます。

シングルサイクルタイミングループ サポートあり
使用 これらの定数のデフォルトデータタイプは単精度浮動小数点 (SGL) です。
タイミング これらの定数は、内部レジスタを持たないため実行クロックサイクルを必要としません。
リソース これらの定数自体は、FPGAリソースを消費しません。ただし、これらの定数の1つを論理演算に配線すると、FPGAルックアップテーブルリソースに定数値が格納されます。

乗算

シングルサイクルタイミングループ サポートあり
使用 ほとんどのFPGAターゲットには、限られた数の組込乗算器が含まれています。FPGAモジュールコンパイラは、すべての組込乗算器が占有されるまで乗算演算を実行します。FPGAターゲットによってすべての組込乗算器が占有されると、コンパイラは汎用論理ゲートを使用するため「乗算」関数がFPGAリソースを多量に消費します。

この関数を単精度浮動小数点データタイプで使用する場合、リソース使用、レイテンシ、およびシングルサイクルタイミングループのサポートの影響については、単精度浮動小数点データタイプを使用するおよびFPGA設計で使用するデータタイプを決定するトピックを参照してください。
タイミング シングルサイクルタイミングループの内側―この関数をシングルサイクルタイミングループ内で使用すると、組み合わせ論理の遅延はxまたはyのうちデータタイプが大きいほうのビット数に比例します。
シングルサイクルタイミングループの外側―この関数をシングルサイクルタイミングループの外側で使用すると、実行に1クロックサイクルと1レジスタが必要となります。

この関数で固定小数点データタイプを扱う場合は、オーバーフローモードと丸め込みモードによってタイミングが影響を受ける可能性があります。
リソース この関数は、xまたはyのうちデータタイプが大きいほうのビット数に比例するFPGAリソースを必要とします。FPGA VIを最適化するためにできるだけ小さいデータタイプを使用してください。この関数で固定小数点データタイプを扱う場合は、オーバーフローモードと丸め込みモードによってリソースが影響を受ける可能性があります。
メモ また、「高スループット乗算」関数を使用して、FPGAターゲットで固定小数点数学および解析を行うことができます。

反転

シングルサイクルタイミングループ サポートあり
使用 この関数を単精度浮動小数点データタイプで使用する場合、リソース使用、レイテンシ、およびシングルサイクルタイミングループのサポートの影響については、単精度浮動小数点データタイプを使用するおよびFPGA設計で使用するデータタイプを決定するトピックを参照してください。
タイミング シングルサイクルタイミングループの内側―この関数をシングルサイクルタイミングループ内で使用すると、組み合わせ論理の遅延はxのビット数に比例します。
シングルサイクルタイミングループの外側―この関数をシングルサイクルタイミングループの外側で使用すると、実行に1クロックサイクルと1レジスタが必要となります。

この関数で固定小数点データタイプを扱う場合は、オーバーフローモードと丸め込みモードによってタイミングが影響を受ける可能性があります。
リソース この関数は、xのビット数に比例するFPGAリソースを必要とします。この関数で固定小数点データタイプを扱う場合は、オーバーフローモードと丸め込みモードによってリソースが影響を受ける可能性があります。

数値定数

シングルサイクルタイミングループ サポートあり
使用 N/A
タイミング この関数は、内部レジスタを持たないため実行クロックサイクルは必要ありません。
リソース この関数自体は、FPGAリソースを消費しません。ただし、論理演算に数値定数を配線すると、FPGAルックアップテーブルリソースに定数値が格納されます。

商&余り

シングルサイクルタイミングループ サポートなし
使用 除算は、FPGAのリソースと時間をを比較的多く消費します。2の累乗で除算する場合、「2の累乗でスケール」関数にnを負の定数として配線すると効率がよくなります。

この関数は、単精度浮動小数点データタイプをサポートしていません。
タイミング この関数は、xまたはyのうちデータタイプが大きいほうのビット数に比例するクロックサイクルとレジスタを必要とします。各クロックサイクルは1つのレジスタに対応します。
リソース この関数は、xまたはyのうちデータタイプが大きいほうのビット数に比例するFPGAリソースを必要とします。

逆数

シングルサイクルタイミングループ サポートなし
使用 この関数を単精度浮動小数点データタイプで使用する場合、リソース使用、レイテンシ、およびシングルサイクルタイミングループのサポートの影響については、単精度浮動小数点データタイプを使用するおよびFPGA設計で使用するデータタイプを決定するトピックを参照してください。
タイミング この関数は通常、1/xのビット数に比例するクロックサイクルを必要とします。この関数で固定小数点データタイプを使用する場合、四捨五入 - 中間値は切り上げ 丸め込みモードを選択すると、その他の2つの丸め込みモードよりも1クロックサイクル多く必要となります。
リソース 除算はFPGAのリソースを多く消費します。一般に、この関数は、x1/xのうちデータタイプが大きいほうのビット数に比例するFPGAリソースを必要とします。この関数で固定小数点データタイプを扱う場合は、丸め込みモードによってリソースが影響を受ける可能性があります。
メモ また、「高スループット逆数」関数を使用して、FPGAターゲットで固定小数点数学および解析を行うことができます。

リング定数

シングルサイクルタイミングループ サポートあり
使用 N/A
タイミング この関数は、内部レジスタを持たないため実行クロックサイクルは必要ありません。
リソース この関数自体は単なる配線操作であるため、FPGAリソースを必要としません。

切り下げ整数化

シングルサイクルタイミングループ サポートあり
使用 この関数は、単精度浮動小数点データタイプをサポートしていません。
タイミング シングルサイクルタイミングループの内側―この関数をシングルサイクルタイミングループ内で使用すると、組み合わせ論理の遅延はxのビット数に比例します。
シングルサイクルタイミングループの外側―この関数をシングルサイクルタイミングループの外側で使用すると、実行に1クロックサイクルと1レジスタが必要となります。

オーバーフローモードと丸め込みモードはタイミングに影響を及ぼす可能性があります。
リソース この関数は、xのビット数に比例するFPGAリソースを必要とします。オーバーフローモードと丸め込みモードはリソースに影響を及ぼす可能性があります。

切り上げ整数化

シングルサイクルタイミングループ サポートあり
使用 この関数は、単精度浮動小数点データタイプをサポートしていません。
タイミング シングルサイクルタイミングループの内側―この関数をシングルサイクルタイミングループ内で使用すると、組み合わせ論理の遅延はxのビット数に比例します。
シングルサイクルタイミングループの外側―この関数をシングルサイクルタイミングループの外側で使用すると、実行に1クロックサイクルと1レジスタが必要となります。

オーバーフローモードと丸め込みモードはタイミングに影響を及ぼす可能性があります。
リソース この関数は、xのビット数に比例するFPGAリソースを必要とします。オーバーフローモードと丸め込みモードはリソースに影響を及ぼす可能性があります。

最も近い値に丸め込み

シングルサイクルタイミングループ サポートあり
使用 この関数は、単精度浮動小数点データタイプをサポートしていません。
タイミング シングルサイクルタイミングループの内側―この関数をシングルサイクルタイミングループ内で使用すると、組み合わせ論理の遅延は数値のビット数に比例します。
シングルサイクルタイミングループの外側―この関数をシングルサイクルタイミングループの外側で使用すると、実行に1クロックサイクルと1レジスタが必要となります。

オーバーフローモードと丸め込みモードはタイミングに影響を及ぼす可能性があります。
リソース この関数は、数値のビット数に比例するFPGAリソースを必要とします。

2の累乗でスケール

シングルサイクルタイミングループ サポートあり
使用 この関数は、n入力に定数を直接配線した場合は、FPGAのスペースを使用せずクロックサイクルを必要としません。

この関数を単精度浮動小数点データタイプで使用する場合、リソース使用、レイテンシ、およびシングルサイクルタイミングループのサポートの影響については、単精度浮動小数点データタイプを使用するおよびFPGA設計で使用するデータタイプを決定するトピックを参照してください。
タイミング シングルサイクルタイミングループの内側nが定数ではなく、この関数がシングルサイクルタイミングループ内にある場合、組み合わせ論理の遅延はxのビット数に比例します。
シングルサイクルタイミングループの外側nが定数ではなく、この関数がシングルサイクルタイミングループの外側にある場合は、実行に1クロックサイクルと1レジスタが必要となります。
リソース nが定数ではない場合、この関数が消費するFPGAリソースはxのビット数に比例します。

符号

シングルサイクルタイミングループ サポートあり
使用 この関数を単精度浮動小数点データタイプで使用する場合、リソース使用、レイテンシ、およびシングルサイクルタイミングループのサポートの影響については、単精度浮動小数点データタイプを使用するおよびFPGA設計で使用するデータタイプを決定するトピックを参照してください。
タイミング シングルサイクルタイミングループの内側―この関数をシングルサイクルタイミングループ内で使用すると、組み合わせ論理の遅延は数値のビット数に比例します。
シングルサイクルタイミングループの外側―この関数をシングルサイクルタイミングループの外側で使用すると、実行に1クロックサイクルと1レジスタが必要となります。

この関数で固定小数点データタイプを扱う場合は、オーバーフローモードと丸め込みモードによってタイミングが影響を受ける可能性があります。
リソース この関数は、数値のビット数に比例するFPGAリソースを必要とします。この関数で固定小数点データタイプを扱う場合は、オーバーフローモードと丸め込みモードによってリソースが影響を受ける可能性があります。

2乗

シングルサイクルタイミングループ サポートあり
使用 ほとんどのFPGAターゲットには、限られた数の組込乗算器が含まれています。FPGAモジュールコンパイラは、すべての組込乗算器が占有されるまで乗算演算を実行します。FPGAターゲットによってすべての組込乗算器が占有されると、コンパイラは汎用論理ゲートを使用するため「2乗」関数がFPGAリソースを多量に消費します。

この関数を単精度浮動小数点データタイプで使用する場合、リソース使用、レイテンシ、およびシングルサイクルタイミングループのサポートの影響については、単精度浮動小数点データタイプを使用するおよびFPGA設計で使用するデータタイプを決定するトピックを参照してください。
タイミング シングルサイクルタイミングループの内側―この関数をシングルサイクルタイミングループ内で使用すると、組み合わせ論理の遅延はxのビット数に比例します。
シングルサイクルタイミングループの外側―この関数をシングルサイクルタイミングループの外側で使用すると、実行に1クロックサイクルと1レジスタが必要となります。

この関数で固定小数点データタイプを扱う場合は、オーバーフローモードと丸め込みモードによってタイミングが影響を受ける可能性があります。
リソース この関数は、xのビット数に比例するFPGAリソースを必要とします。FPGA VIを最適化するためにできるだけ小さいデータタイプを使用してください。この関数で固定小数点データタイプを扱う場合は、オーバーフローモードと丸め込みモードによってリソースが影響を受ける可能性があります。

平方根

シングルサイクルタイミングループ サポートなし
使用 この関数を単精度浮動小数点データタイプで使用する場合、リソース使用、レイテンシ、およびシングルサイクルタイミングループのサポートの影響については、単精度浮動小数点データタイプを使用するおよびFPGA設計で使用するデータタイプを決定するトピックを参照してください。
タイミング sqrt(x)小数部分ワード長がxの値の半分より大きい場合、この関数が必要とするクロックサイクルはsqrt(x)のビット数に比例します。それ以外の場合、この関数は、xのビット数に比例するクロックサイクルを必要とします。
リソース 一般に、この関数は、xsqrt(x)のうちデータタイプが大きいほうのビット数に比例するFPGAリソースを必要とします。この関数で固定小数点データタイプを扱う場合は、オーバーフローモードと丸め込みモードによってリソースが影響を受ける可能性があります。
メモ また、「高スループット平方根」関数を使用して、FPGAターゲットで固定小数点数学および解析を行うことができます。

減算

シングルサイクルタイミングループ サポートあり
使用 この関数を単精度浮動小数点データタイプで使用する場合、リソース使用、レイテンシ、およびシングルサイクルタイミングループのサポートの影響については、単精度浮動小数点データタイプを使用するおよびFPGA設計で使用するデータタイプを決定するトピックを参照してください。
タイミング シングルサイクルタイミングループの内側―この関数をシングルサイクルタイミングループ内で使用すると、組み合わせ論理の遅延はxまたはyのうちデータタイプが大きいほうのビット数に比例します。
シングルサイクルタイミングループの外側―この関数をシングルサイクルタイミングループの外側で使用すると、実行に1クロックサイクルと1レジスタが必要となります。

この関数で固定小数点データタイプを扱う場合は、オーバーフローモードと丸め込みモードによってタイミングが影響を受ける可能性があります。
リソース この関数は、xまたはyのうちデータタイプが大きいほうのビット数に比例するFPGAリソースを必要とします。この関数で固定小数点データタイプを扱う場合は、オーバーフローモードと丸め込みモードによってリソースが影響を受ける可能性があります。


この記事は役に立ちましたか。

役に立たなかった