FPGA VIで可能な限り大きなVIおよび関数の使用を回避する (FPGAモジュール)

FPGA VIを最適化する場合は、以下のVIおよび関数の使用に注意します。

  • 商&余り―この関数は、FPGAで大量の領域を消費します。2の累乗で除算する場合は、「2の累乗でスケール」関数のn入力に負の定数を配線してください。
  • 除算および逆数―これらの関数は、FPGAで領域を大量に消費します。ただし、丸め込みモード切り下げまたは四捨五入-中間値は切り上げ (非対称) に設定すると領域を節約できます。
  • 平方根―この関数は、高精度なデフォルトsqrt(x)出力を提供します。sqrt(x) の小数部分ワード長がxの値の半分を超える場合、精度がより低いsqrt(x) の小数部分ワード長を減少し、FPGAでクロックサイクルおよびリソースを節約することができます。
  • 1D配列回転―制御器を入力に配線すると、この関数が関数の出入力にかかる時間は「回転される位置数 + オーバーヘッドの2クロックサイクル」に比例します。ただし、定数を入力に配線すると、この関数の実行にはほとんど時間がかからず、FPGAで領域が消費されません。
  • 2の累乗でスケール―制御器を入力に配線すると、この関数はFPGAで大量の領域を消費します。ただし、定数を入力に配線すると、関数はFPGAで領域を消費しません。
メモ  できる限り制御器の代わりに定数を使用することで、FPGA VIを最適化することができます。ただし、コネクタペーン、ループトンネル、シフトレジスタなどの中間ストラクチャは、LabVIEWが入力を定数として認識できない原因となる場合があります。


この記事は役に立ちましたか。

役に立たなかった