FPGA実装ページ (プロパティダイアログボックス)

インストールパッケージ: FPGAモジュール

フィードバックノードのプロパティダイアログボックスのこのページを使用して、LabVIEWがフィードバックノードをFPGAに実装する方法を構成します。

このページには以下のコンポーネントがあります。

  • 最初の呼び出しの初期化MUXの位置—FPGA上でフィードバックノードを表すレジスタに対してコンパイラがマルチプレクサを配置する場所を指定します。 この配置はFPGAアプリケーションのタイミングに影響します。

    このセクションは、値を初期化端子に配線した場合のみ利用可能です。

    メモ  マルチプレクサをレジスタの後に配置すると、FPGA VIをコンパイルできるクロックレートが下がり、フィードバックノードの後の組み合わせパスが大幅に遅延する可能性があります。 コンパイルレポートを使用して、使用するアプリケーションに最適な配置を試します。
    • レジスタの後—コンパイラがマルチプレクサをレジスタの後に配置することを指定します。 FPGA VIでフィードバックノードまでの組み合わせパスは長く、ノードの後の組み合わせパスが短い場合はこのオプションを選択します。
    • レジスタの前—コンパイラがマルチプレクサをレジスタの前に配置することを指定します。 FPGA VIでフィードバックノードまでの組み合わせパスは短く、ノードの後の組み合わせパスが長い場合はこのオプションを選択します。
    • 自動配置 (デフォルト)—定数値を初期化端子に配線した場合に、コンパイラがマルチプレクサをレジスタの前に配置することを指定します。 定数値をこの端子に配線しない場合、コンパイラはマルチプレクサをレジスタの後に配置します。 定数はフィードバックノードと同じVIに配置する必要があります。
  • コンパイルおよびロード初期化オプション
    • FPGAリセットメソッドを無視—FPGA VIがリセットした場合にフィードバックノードが初期化されるかどうかを指定します。 このチェックボックスをオンにすると、以下のような影響があります。
      • FPGA VIがリセットした際にこのノードは初期化されません。
      • ノードは、次回FPGA VIをFPGAターゲットにダウンロードしたときに初期化されます。 FPGA VIのリセット後の最初の呼び出しで、アプリケーションがこのフィードバックノードが返す値に依存しないことを確認します。
      • LabVIEWは基本となるレジスタのインスタンス化のリセットを削除し、フリップフロップの代わりにシフトレジスタルックアップテーブル (SRL) を使用して、コンパイラに遅延を実行するオプションが追加されます。 SRLは、多数の遅延を単一のルックアップテーブル (LUT) に統合するため、フリップフロップを使用する場合と比較してFPGAのリソース消費を大幅に減少することができます。


この記事は役に立ちましたか。

役に立たなかった