导出FPGA VI为Vivado Design Suite项目(FPGA模块)

LabVIEW 2018 FPGA模块帮助


版本日期:2018年3月
产品编号:371599P-0118
查看产品信息

下载帮助(仅限Windows)


LabVIEW 2016 FPGA模块帮助
LabVIEW 2017 FPGA模块帮助
LabVIEW 2018 FPGA模块帮助
LabVIEW 2019 FPGA模块帮助
LabVIEW 2020 FPGA模块帮助

LabVIEW FPGA模块提供了导出FPGA VI至Vivado Design Suite项目的选项。此选项允许用户设计导出的项目,并将其编译为Vivado Design Suite中的比特文件。您可以在FPGA模块中的FPGA目标上运行比特文件,例如Kintex-7 FlexRIO目标或高速串行设备。此选项利用了Vivado Design Suite提供的设计功能,同时充分利用了NI FPGA硬件资源。下文概述了导出过程。

注: 注:
  • 并非全部终端均支持Vivado Design Suite项目导出。关于终端的可用导出选项的详细信息,见指定FPGA终端的硬件文档
  • 必须在本地计算机上为Vivado安装必要的Xilinx编译工具,以将FPGA VI导出为Vivado Design Suite项目或打开导出的项目。关于用于Vivado不同版本的Xilinx编译工具所支持的NI硬件及LabVIEW版本,请访问ni.com/info并输入信息代码XilinxCompileToolsZhs查询。有关为Vivado安装Xilinx编译工具的说明,见Xilinx Compilation Tools Readme

导出FPGA VI

设计项目并将项目编译为可部署到FPGA终端的比特位文件之前,必须将FPGA VI导出为Vivado Design Suite项目。如要导出FPGA VI,首先必须创建程序生成规范。

注: 注:  要允许在Vivado Design Suite中设计导出的项目,必须将第三方IP集成到FPGA VI中并命名设计文件,以便文件名以UserRTL_开头。例如,可定义VHDL文件名称为UserRTL_FpgaTop.vhd。除以UserRTL_开头的文件名外,所有为导出生成的设计文件均被加密。

按照下列步骤通过项目浏览器窗口导出FPGA VI。

  1. 右键单击项目浏览器窗口的程序生成规范,从快捷菜单中单击新建»Vivado的项目导出显示Vivado Design Suite项目导出的属性对话框。或者右键单击Vivado Design Suite项目导出的现有程序生成规范,从快捷菜单中选择属性显示此对话框。
  2. 信息页指定程序生成规范的名称和其他描述性信息。
  3. 打开源文件页指定顶层VI。FPGA VI仅可带有一个顶层VI。
  4. 单击确定按钮关闭对话框或单击生成按钮导出FPGA VI。单击生成后,LabVIEW创建导出的必需文件并将其放置在用户在步骤2中指定的导出目录下。
    注: 注:  如在将FPGA VI导出为Vivado Design Suite项目后进行了进一步的更改,可在程序生成规范中右键单击Vivado Design Suite项目,并选择生成重新生成将改动整合至现有的导出项目。

设计和编译导出的项目

导出FPGA VI为Vivado Design Suite项目后,可继续在Vivado Design Suite中设计和编译导出的项目。通过下列方式打开项目:

  • 项目浏览器窗口,右键单击程序生成规范下的项目并选择Launch Vivado Design Suite
  • 项目浏览器窗口,右键单击程序生成规范下的项目并选择查看打开导出目录。在导出目录中打开LaunchVivadoDesignSuite.bat
  • 浏览导出目录并打开LaunchVivadoDesignSuite.bat
注: 注:  导出FPGA VI为Vivado Design Suite项目时,FPGA会自动在项目设置»综合中配置-flatten_hierarchy-keep_equivalent_registers,并在Vivado Design Suite中的Project Settings»Implementation»Write Bitstream (write_bitstream)下配置tcl.post设置。tcl.post设置确保由导出项目生成的比特位文件能够被部署至NI FPGA终端。建议在Vivado Design Suite中设计项目时,保留上述设置。

关于设计导出项目并编译项目至比特位文件的详细信息,见Vivado Design Suite文档。

运行由导出项目生成的比特位文件

在Vivado Design Suite中为导出项目生成位文件后,必须在FPGA模块中创建主VI,以通过可编程FPGA接口通信编程下载运行比特位文件。

参考资料

关于导出FPGA VI为Vivado Design Suite项目的详细信息,见设备指定范例。在LabVIEW中选择帮助»查找范例打开NI范例查找器,查看设备指定范例。单击浏览选项卡打开设备指定范例或单击搜索选项卡通过关键字搜索已安装的范例。

文章是否对您有帮助?

没有帮助